首页> 外文OA文献 >Data bus slicing for contention-free multicore real-time memory systems
【2h】

Data bus slicing for contention-free multicore real-time memory systems

机译:用于无争用多核实时存储器系统的数据总线切片

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Memory access contention is one of the main contributors to tasks' execution time variability in real-Time multicores. Existing techniques to control memory contention based on time-sharing memory access do not scale well with increasing complexity of multicores, leading to a rapid increase of WCET estimates. This is due to fact that requests from different tasks interleave in the access to memory, and for each of its requests a task has to make worstcase time allowances to account for the memory state left by the previous request, that may belong to a different task. In this paper, we propose a memory organization that controls contention by dividing the data bus into narrower independent data buses, thus removing conflicts among different tasks accessing memory. While narrower data buses require extra transfers, they allow exploiting memory locality, hence only slightly affecting average performance. Our evaluation on a solid space case-study shows that the proposed memory organization provides contention-free memory access facilitating timing analysis and tightening WCET estimates.
机译:内存访问争用是实时多核中任务执行时间可变性的主要因素之一。现有的基于分时内存访问来控制内存争用的技术无法随着多核复杂性的增加而很好地扩展,从而导致WCET估计值迅速增加。这是由于以下事实:来自不同任务的请求会交错访问内存,并且对于每个请求,一个任务都必须考虑最坏情况的时间余量,以解决前一个请求可能留下的内存状态,而该状态可能属于另一个任务。在本文中,我们提出了一种内存组织,该组织通过将数据总线划分为较窄的独立数据总线来控制争用,从而消除访问内存的不同任务之间的冲突。虽然较窄的数据总线需要额外的传输,但它们允许利用内存局部性,因此仅会稍微影响平均性能。我们对固态空间案例研究的评估表明,建议的内存组织提供了无争用的内存访问,有助于进行时序分析并加强WCET估计。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号